FPGA101: FROM RECONFIGURABLE TO DOMAIN-SPECIFIC SYSTEMS

(Laboratorio progettuale|Laboratorio informatico|Didattica frontale)

Docente responsabile

DAVIDE CONFICCONI

CCS proponenti

Ingegneria Informatica

CFU

2

Ore in presenza

22

N° max studenti

30

Parole chiave:

Accelerator Cards, Domain Specific Systems, Embedded SoCs, FPGAs

Tag

Aerospazio, Informatica, Ingegneria, Software

Descrizione dell'iniziativa

Overview
Il corso mira a introdurre gli studenti al campo dei sistemi adattabili, riconfigurabili e a dominio specifico basati principalmente su FPGA, discutendo le architetture di sistema, i diversi flussi di progettazione e come interagire con essi. Per far fronte al ritmo di innovazione e alla domanda di prestazioni in continua crescita, i nuovi sistemi devono adattarsi e specializzarsi in una particolare classe di calcoli in modo flessibile e adattabile, anche a livello hardware dopo la produzione. Pertanto, i sistemi di elaborazione adattivi specifici del dominio sono una opportunità unica per fornire calcoli efficienti dal punto di vista energetico che garantiscano flessibilità e prestazioni, vista anche la loro crescente presenza in molti campi.
Il corso comprende un approccio metodologico ai tre argomenti più importanti a livello di sistema: comprendere la progettazione del sistema, il flusso di progettazione congiunta hardware/software e l'interazione hardware/software. Sulla base di ciò, il corso mira a far capire agli studenti come risolvere diversi trade-offs di co-progettazione HW/SW a diversi livelli: EDA di basso livello con Vivado e RTL, progettazione IP/componenti con Vitis HLS, interazione basata su System on Chip (SoC) e PYNQ, schede di accelerazione per data center e la nuova tecnologia AI Engine nel contesto dei sistemi eterogenei Versal e Ryzen AI con Riallto.

Periodo di svolgimento

dal Ottobre 2024 a Dicembre 2024

Calendario

1. FPGA Tecnology and design flows - 1/10, Aula Beta, Ed. 24 - Groundfloor
2. Vivado - 8/10, Aula Beta, Ed. 24 - Groundfloor
3. HLS 1: computing e data path 15/10, Aula Beta, Ed. 24 - Groundfloor
4. HLS 2: interface and communication 17/10, Aula Beta, Ed. 24 - Groundfloor
5. Pynq Theory 22/10, Aula Beta, Ed. 24 - Groundfloor
6. Pynq Practice 24/10, Aula Bio1, Ed. 21 - II Floor
7. Vitis Theory 28/10, Aula Beta, Ed. 24 – Groundfloor
8. Vitis Practice 30/10, Aula Beta, Ed. 24 - Groundfloor
9. Versal Systems 05/11, Aula Bio1, Ed. 21 - II Floor
10. Riallto 07/11, Aula Beta, Ed. 24 - Groundfloor
11. Open Discussion 14/11, Aula 1A, Ed. 20 – First Floor
12. Q&A [ON DEMAND] 3/12, Aula 1A, Ed. 20 - First Floor 

Note

Beyond PiA
Gli studenti che desiderano acquisire competenze tecniche più avanzate nel percorso FPGA e Adaptive Systems possono continuare nel semestre successivo nel contesto del concorso di progettazione AMD Open Hardware (http://www.openhw.eu/). L'AMD Open Hardware, AOHW, è un concorso di progettazione a livello europeo, nato nel 2014 e promosso da Xilinx (ora AMD), e vede gli FPGA al centro dello sviluppo di progetti per sistemi adattivi da parte di team fino a 5 partecipanti. Come Politecnico di Milano vi partecipiamo dal 2016 e da allora siamo arrivati più volte tra i finalisti. Con questo corso vogliamo consentire a tutti gli studenti del Politecnico di partecipare a questa competizione supportati da esperti del settore e da studenti che hanno già partecipato e vinto l'AOHW. In questo modo puntiamo a creare un contesto eterogeneo in cui questa caratteristica aiuterà a sviluppare idee innovative che potranno poi essere realizzate in vari progetti.