Il corso si propone di introdurre gli studenti al campo dei sistemi informatici adattabili e riconfigurabili basati su FPGA, discutendo l'architettura del sistema, i diversi flussi di progettazione e come interagire con essi.Per far fronte al ritmo dell'innovazione in continua evoluzione, alle esigenze di mutazione degli utenti, alle modifiche ai requisiti di sistema, agli aggiornamenti dei protocolli di comunicazione e della codifica dei dati, alle svariate revisioni del sistema e alle richieste di supportare diverse applicazioni utente, molte emergenti nella comunicazione, nella tecnologia dell'informazione e nell'elettronica di consumo, i produttori devono progettare sistemi flessibili a livello hardware dopo la produzione e il rilascio. Pertanto, i sistemi di calcolo adattivo sono un'opportunità unica per fornire silicio altamente ottimizzato e riconfigurabile a livello hardware che garantisce la specializzazione e la flessibilità del dominio. In effetti, stanno diventando onnipresenti ed essenziali in molti campi.Il corso mira a fornire un approccio metodologico a tali sistemi per demistificare sistemi così complessi e responsabilizzare il nuovo progettista con decisioni ingegneristiche sui compromessi di co-design HW/SW. I temi principali vertono sull'introduzione ai sistemi adattabili e riconfigurabili e ai flussi di progettazione degli FPGA, Vivado e Vitis HLS; quindi il corso prevede tre moduli ortogonali che si concentrano su sistemi specifici, sui loro flussi di progettazione e su come interagire con essi e sono: Edge Reconfigurable System On Chip, HPC Accelerator Cards, AI Inference Accelerators. Alla fine del corso, gli studenti devono portare avanti un progetto di tipo didattico per completare il proprio corso (facoltativamente in team fino a 2 partecipanti), concordato con il docente.Gli studenti desiderosi di perseguire hard skills più avanzate nel percorso FPGA e Adaptive Systems possono continuare nel semestre successivo nel contesto del Xilinx Open Hardware design contest (http://www.openhw.eu/). Lo Xilinx Open Hardware, XOHW, è un concorso di design a livello europeo e asiatico, nato nel 2015 e promosso da Xilinx, e vede gli FPGA al centro dello sviluppo del progetto da parte di team fino a 3 partecipanti. Come Politecnico di Milano partecipiamo dal 2016 e da allora siamo arrivati più volte tra i finalisti. Con questo corso vogliamo aprire a tutti gli studenti del Politecnico l'opportunità di partecipare a questo concorso supportati da esperti di dominio e studenti che hanno già partecipato e vinto lo XOHW. In questo modo, miriamo a creare un contesto eterogeneo in cui questa caratteristica aiuterà lo sviluppo di idee innovative da realizzare poi in vari progetti.

dal Marzo 2024 a Maggio 2024

Le aule saranno comunicate e visibili sul calendario del corso: tinyurl.com/PiAatDEIB

Per le lezioni di questo corso si cerchi #FPGA101Tutte le lezioni sarano dalle 6pm alle 7.30pm/8pm
18/03/2024 Intro to FPGA101, FPGA technology, and design flows; PT1 Room Building 20 - Ground Floor
21/03/2024 Vivado Design Suite; PT1 Room Building 20 - Ground Floor
25/03/2024 VHDL-based Design Flow; PT1 Room Building 20 - Ground Floor
28/03/2024 Vitis High Level Synthesis; PT1 Room Building 20 - Ground Floor
04/04/2024 Vitis Software Theory; PT1 Room Building 20 - Ground Floor
08/04/2024 Vitis Software Practice; PT1 Room Building 20 - Ground Floor
11/04/2024 PYNQ and SoCs Theory; PT1 Room Building 20 - Ground Floor
15/04/2024 PYNQ and SoCs Practice; PT1 Room Building 20 - Ground Floor
18/04/2024 NetFPGA; Sala Conferenze Emilio Gatti Room Building 20 - Ground Floor
22/04/2024 Versal Adaptive SoC; PT1 Room Building 20 - Ground Floor
29/04/2024 Project presentation; PT1 Room Building 20 - Ground Floor
15/05/2024 Q&A; PT1 Room Building 20 - Ground Floor