DISPOSITIVO E METODO PER GENERARE NUMERI CASUALI

Data di pubblicazione

09-11-2016

Codice

DEIB.16.003.A

Stato

Disponibile

Data di priorità

08-03-2016

Fase

Domanda di Brevetto in US ed Europa

Titolare

Politecnico di Milano

Dipartimento

DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA

Autori

Daniele Ielmini, Simone Balatti, Stefano Ambrogio,

Descrizione

L’invenzione consiste in un nuovo approccio per la generazione di veri numeri casuali (true random number generation, TRNG) capace al contempo di realizzare una funzione fisicamente non-clonabile (physically unclonable function, PUF). Tale funzione è svolta da un circuito comprendente due memristor a configurazione seriale/parallela, dove un bit casuale viene generato dall’applicazione di un impulso standard ai capi dei memristor, ed il valore del bit risulta dal confronto tra le resistenze dei due memristor durante la lettura. La configurazione a 2 memristor garantisce intrinsecamente l’uniformità dei valori di bit, cioè la pari probabilità (50%) che essi siano 0 o 1. La generazione di bit casuali può essere ripetuta un numero arbitrario di volte per applicazioni TRNG, o può essere eseguita una volta sola ai fini di fornire una firma hardware di un circuito per applicazioni PUF (ad esempio, sicurezza e contraffazione di chip). L’unicità della firma è garantita dall’intrinseca variabilità stocastica del funzionamento del memristor. -ENGLISH- The invention consists of a novel approach for true random number generation (TRNG), also capable of achieving a physical unclonable function (PUF) for hardware security. The objective is met by using 2 memristors in a circuit with serial/parallel configuration, where a random bit is generated by the application of a standard pulse across the memristors, and the bit value results from the comparison between the resistances of the 2 memristors during the read operation. The 2-memristor configuration intrinsically guarantees the uniformity of bit values, namely the probabilities of generating either 0 or 1 are both 50%. The generation of random bits can be repeated an arbitrary number of times for TRNG applications, or can be executed only once to generate a hardware signature of a circuit for PUF applications (e.g., chip security and counterfeits). The unicity of the signature is guaranteed by the intrinsic stochastic variation of the memristor operation.

Campo di applicazione

L’invenzione trova applicazione in sistemi su chip che richiedano generazione di numeri casuali per applicazioni di criptografia o che contengano una firma hardware ai fini della sicurezza dell’informazione trasmessa. Considerata la crescente quantità di sistemi su chip (system on chip, SoC) per applicazioni internet-of-things (IoT) con trasmissione di dati sensibili, vi è un grande interesse in funzioni TRNG e PUF ad alta densità, basso costo, basso consumo di potenza, e coerenti con i requisiti di uniformità, unicità è affidabilità. -ENGLISH- The invention finds application in systems-on-chip (SoC) requiring generation of random numbers for cryptography application or containing a hardware signature for the purpose of security of the transmitted information. Given the growing amount of systems on chip for internet-of-things (IoT) applications with transmission of sensitive data, there is a significant interest in TRNG and PUF functions with high density, low cost, low power consumption, and meeting the requirements of uniformity, unicity and reliability.

Vantaggi

La presenza di 2 memristor garantisce l’uniformità (probabilità del 50%) dei bit generati indipendentemente dalla tensione applicata. Questo approccio supera le limitazioni degli schemi a un memristor che invece richiedono una pre-calibrazione della tensione da applicare per garantire una pari probabilità di generare 0 o 1, risultante in una più alta complessità circuitale ed un maggiore costo. -ENGLISH- The 2-memristors layout guarantees the uniformity (50% probability) of generated bits irrespective of the applied voltage. This approach overcomes the limitations of 1-memristor schemes, which require instead a pre-calibration of the voltage to ensure equal probability of 0 or 1, hence a higher circuit complexity and higher cost.

Stadio di sviluppo

Lo schema è stato dapprima elaborato a livello concettuale, poi dimostrato sia mediante simulazioni sia mediante esperimenti su campioni industriali di memristor. Preliminary Prototype

Contatto

licensing.tto@polimi.it