Lavora con noiPolitecnico di MilanoPolitecnico di Milano
  1. Home
  2. Corsi
  3. Passion in Action
  4. Dettaglio Corso

INTRODUZIONE ALLA PROGETTAZIONE DIGITALE SU FPGA CON VHDL

(Laboratorio informatico, Didattica frontale)

  • Lingua: INGLESE, ITALIANO
  • Sede: AULA VIRTUALE, MILANO CITTÀ STUDI
  • Iscrizioni: 29-09-2022alle ore 12:00 del
    11-10-2022
  • Area tematica: Strumenti|Tecnologia e società
Candidatura terminata, attività in valutazione
Annulla il voto
Docente responsabile
SANTAMBROGIO MARCO DOMENICO
CCS proponenti
Ingegneria Informatica
CFU
2
Ore in presenza
22
N° max studenti
50
Parole chiave:
FPGA, VHDL, progettazione digitale
Tag
Informatica, Ingegneria

Descrizione dell'iniziativa

Il corso ha l'obiettivo di introdurre i concetti base per la progettazione digitale su sistemi riconfigurabili (FPGA) utilizzando il linguaggio di descrizione hardware VHDL.Attraverso il corso, sarà possibile vedere come sono sviluppati i principali componenti base nella progettazione digitale attraverso esempi pratici.Dopo una prima introduzione al linguaggio VHDL, il corso introduce i circuiti combinatori e sequenziali, mostrandone le differenze. Il corso mostra poi come costruire una macchina a stati finiti per realizzare flussi di controllo più complessi. Infine, il corso fornisce un esempio di semplice processore mostrando quali sono le parti relative alla manipolazione dei dati (datapath) e quelle relative al controllo. Le lezioni del corso terminano con un'introduzione su come testare il circuito digitale e verificarne le funzionalità. I principali argomenti del corso sono:
  • Introduzione al linguaggio VHDL
  • Circuiti combinatori vs circuiti sequenziali
  • LUT vs BRAM
  • Macchine a stati finiti (Mealy vs Moore)
  • Datapath and controllo (con esempi di piccolo processore)
  • Testing
 Il superamento del corso avviene con la consegna di un progetto basato sugli argomenti visti durante il corso

Periodo di svolgimento

dal Ottobre 2022 a Dicembre 2022

Calendario

  • 17 , Ottobre, 18-20 (in condivisione con FPGA101) - Aula PT1, Ed. 20 - Piano Terra
  • 20 , Ottobre, 18-20 (in condivisione con FPGA101) - Aula PT1, Ed. 20 - Piano Terra
  • 24 , Ottobre, 18-20 (in condivisione con FPGA101) - Beta, Ed. 24 - Piano Terra
  • 27, Ottobre, 18-20 (in condivisione con FPGA101) - Aula PT1, Ed. 20 - Piano Terra
  • 3, Novembre, 18-20 – Aula: PT1 Ed. 20 - Piano Terra
  • 10, Novembre, 18-20 – Aula: 2A II piano
  • 14, Novembre, 18-20 – Aula: Beta Ed. 24 - Piano Terra
  • 17, Novembre, 18-20 – Sala Seminari Nicola Schiavoni - Ed. 20 Piano Terra
  • 24, Novembre, 18-19 – Sala Seminari Nicola Schiavoni - Ed. 20 Piano Terra
  • 1, Dicembre, 18-19 – Aula: 2A II piano - Ed. 20 
  • 15, Dicembre, 18-19 – Aula: 2A II piano - Ed. 20 
Torna alla pagina precedente